Eine Plattform, 1.930 Algorithmen, jedes Backend: So haben wir den kompletten Stack für diskrete KI aufgebaut
Das Fragmentierungsproblem
Ihre KI-Entwicklungsumgebung ist fragmentiert.
Sie prototypisieren in PyTorch, weil Forscher es bevorzugen. Sie stellen mit TensorFlow bereit, weil Produktionsteams Googles Tooling wollen. Sie schreiben CUDA-Kernel für NVIDIA-GPUs. Sie portieren auf ROCm für AMD-Hardware. Sie schreiben alles für Mobilgeräte mit TensorFlow Lite oder Core ML neu. Sie verwenden ONNX, um zwischen Frameworks zu konvertieren, in der Hoffnung, dass nichts kaputtgeht. Sie pflegen getrennte Codebasen für Cloud-, Edge- und Browser-Bereitstellung.
Zehn verschiedene Tools. Tausende Abhängigkeiten. Kompatibilitäts-Albträume bei Versionen. Bahnbrechende Änderungen in jedem Release-Zyklus.
PyTorch aktualisieren? Hoffen Sie, dass Ihre CUDA-Version passt. Auf AMD bereitstellen wollen? Schreiben Sie Ihre Kernel neu. Browser-Inferenz nötig? Fangen Sie mit WebAssembly von vorn an. Von NVIDIA- auf AMD-GPUs wechseln? Viel Glück beim Portieren dieser Codebasis. Auf FPGAs bereitstellen? Lernen Sie eine völlig andere Toolchain.
Diese Fragmentierung ist kein Zufall. Sie ist das natürliche Ergebnis davon, dass jedes Framework für seinen spezifischen Anwendungsfall optimiert und Interoperabilität ignoriert. PyTorch glänzt in der Forschung, behandelt die Bereitstellung aber als Nebensache. TensorFlow zielt auf Produktion, aber die Forschungserfahrung ist mühsam. CUDA bindet Sie an NVIDIA-Hardware. Jedes Tool löst ein Problem und schafft dabei drei neue.
Es gibt einen besseren Weg.
Dweve Core: Die vollständige Plattform für diskrete KI
Dweve Core ist eine einheitliche Plattform zum Aufbau diskreter neuronaler Netze von binärer bis 8-Bit-Präzision. Es ist kein weiteres Framework. Es ist ein vollständiger Ersatz für Ihren fragmentierten Stack.
Eine Installation. Eine API. Eine Codebasis. Automatische Bereitstellung auf CPU, GPU, FPGA, WebAssembly, überall dort, wo Sie ausführen müssen.
Hier ist, was vollständig bedeutet:
1.930 Algorithmen, die jede Operation abdecken, die Sie benötigen:
- 415 Primitive: Atomare Operationen wie XNOR, Popcount, Bitmanipulation, Quantisierung, Konvertierung zwischen Formaten
- 500 Kernel: Optimierte zusammengesetzte Operationen für gängige Muster
- 191 Schichten: Vollständige Bausteine für neuronale Netze (Faltung, dichte Schichten, Normalisierung, Aktivierung, Aufmerksamkeit)
- 674 Algorithmen: Hochrangige Methoden einschließlich Transformationen, Trainingsverfahren, evolutionärer Suche, Wissensdestillation
- 30 Interop-Dienstprogramme: Optionale Gleitkomma-Brücken für hybride Ansätze
- 120 Modellarchitekturen: Voroptimierte Netzwerkvorlagen von ResNets bis Transformern
Das ist keine Teilmenge. Es ist mathematische Vollständigkeit. Wir haben jede bedeutende neuronale Netzarchitektur analysiert und jede Operation gebaut, die sie benötigen, optimiert für diskrete Berechnung von Grundprinzipien aus.
6 Backends mit automatischer Kompilierung:
- SIMD-CPU: Handoptimierte Kernel für x86 und ARM mit automatischer ISA-Erkennung (SSE2, AVX2, AVX-512, NEON, SVE/SVE2)
- CUDA: NVIDIA-GPU-Optimierung mit Warp-Ebene-Primitiven und Tensor-Core-Nutzung
- Rust-HDL: Direkte FPGA- und ASIC-Synthese aus Algorithmusbeschreibungen
- WebAssembly: Browserbasierte Inferenz mit SIMD128-Unterstützung für DSGVO-konforme Verarbeitung auf dem Gerät
- ROCm: AMD-GPU-Optimierung mit Operationen auf Wavefront-Ebene
- Metal: Apple-Silicon-Optimierung mit einheitlicher Speicherarchitektur
6 Bitbreiten mit adaptiver Präzision:
- Binär (1 Bit): Maximale Effizienz mit 16-facher Kompression gegenüber FP16
- Ternär: {-1, 0, +1} mit expliziter Sparsity
- 2 Bit: Vier Stufen für ausgewogene Kompression
- 3 Bit: Acht Stufen für qualitätssensitive Schichten
- 4 Bit: Sechzehn Stufen, die nahe an FP16-Qualität heranreichen
- 8 Bit: Nahezu volle Präzision für kritische Operationen
Die Plattform lernt die optimale Bitbreite pro Schicht während des Trainings durch gradientenbasierte Auswahl. Keine Heuristiken. Kein Raten. Echte Optimierung auf der Grundlage davon, wie sich die Genauigkeit mit zusätzlicher Präzision verbessert.
Einmal schreiben, überall bereitstellen
Die Plattform verwendet eine deklarative Rust-API. Sie beschreiben, was Sie möchten, und der Compiler findet heraus, wie es optimal auf Ihrer Zielhardware ausgeführt wird.
Beispiel einer Netzwerkdefinition:
let model = NetworkBuilder::new()
.input(BinaryTensor::new([1024, 784]))
.dense(784, 512, activation=BinaryActivation::Sign)
.dense(512, 256, activation=BinaryActivation::Sign)
.output(256, 10)
.build();Das ist alles. Schreiben Sie das einmal, und der Compiler generiert automatisch optimierte Implementierungen für jedes Backend.
Die Kompilierungspipeline arbeitet auf vier Ebenen:
Ebene 1: Neural Network IR - Ihre High-Level-Netzwerkbeschreibung wird in einen Berechnungsgraphen mit Operationen, Datenfluss und Hyperparametern geparst.
Ebene 2: Graphoptimierung - Standard-Compiler-Pässe eliminieren toten Code, falten Konstanten, deduplizieren Ausdrücke und fusionieren sequenzielle Operationen. Eine dichte Schicht, gefolgt von Batch-Normalisierung und Aktivierung, wird zu einem einzigen fusionierten Kernel, der die Eingabe einmal lädt und die endgültige Ausgabe erzeugt.
Ebene 3: BitOps-Dialekt - Der Graph wird auf bitebene Operationen heruntergebrochen, die explizit mit Präzision typisiert sind. Diese Zwischendarstellung ist hardwareunabhängig, aber nahe an tatsächlichen Maschinenoperationen. Aufgebaut auf der MLIR-Infrastruktur (Multi-Level Intermediate Representation) für industrietaugliche Optimierung.
Ebene 4: Hardware-Lowering - Die endgültige Codegenerierung erzeugt plattformspezifische Implementierungen. Für AVX-512 werden Bitoperationen zu VPXORQ- und VPOPCNTQ-Anweisungen. Für CUDA werden sie zu Warp-Level-Intrinsics mit zusammenhängendem Speicherzugriff. Für FPGA werden sie zu XNOR-Gattern und Addiererbäumen, die in Verilog synthetisiert werden.
Derselbe Quellcode läuft während der Entwicklung auf der CPU Ihres Laptops, wird in der Produktion auf Cloud-GPUs bereitgestellt und kompiliert für deterministische Echtzeit-Inferenz auf FPGAs. Keine Übersetzung. Kein Portieren. Kein plattformspezifischer Code.
Gebaut, damit Kunden damit bauen können
Dweve Core betreibt Dweve Loom, unser constraintbasiertes Reasoning-System. Aber es ist nicht nur für uns. Es ist eine vollständige Plattform für alle, die diskrete neuronale Netze bauen.
Sie können Folgendes erstellen:
- Benutzerdefinierte Architekturen mit den 191 Schichttypen und 674 Algorithmen
- Domänenspezifische Modelle, optimiert für Ihre genauen Anforderungen
- Hybride Ansätze, die diskrete und kontinuierliche Berechnung über die 30 Interop-Dienstprogramme kombinieren
- Neuartige Trainingsmethoden mit evolutionärer Suche, Wissensdestillation oder benutzerdefinierten Gradientenschätzern
Die Plattform bietet:
Vollständige Trainingsinfrastruktur: Sechs Straight-Through-Estimator-Varianten für binären/ternären Gradientenfluss. Binärbewusste Optimierer, die intern Gewichte mit voller Präzision beibehalten und für Vorwärtsdurchläufe binarisieren. Automatische Bitbreitenauswahl durch gradientenbasierte Optimierung. Progressive mehrstufige Destillation von FP32 über INT8, INT4, ternär bis binär.
Automatische Hardwareoptimierung: Laufzeiterkennung der CPU-Fähigkeiten (CPUID auf x86, Systemregister auf ARM) und automatische Weiterleitung an die schnellste verfügbare SIMD-Implementierung. GPU-Kernelvarianten, ausgewählt basierend auf Warp-Größe, gemeinsamem Speicher und Registeranzahl. FPGA-Synthese mit automatischer Einfügung von Pipeline-Registern basierend auf Timing-Einschränkungen.
Flexible Quantisierung: Symmetrische und asymmetrische Quantisierung mit Skalen pro Tensor, pro Kanal oder pro Gruppe. Dynamische Quantisierung mit Erkennung des Bereichs zur Laufzeit oder statische Quantisierung mit vorab berechneten Skalen aus Kalibrierungsdaten. MSE-optimale und auf KL-Divergenz basierende Skalenberechnung für minimalen Genauigkeitsverlust.
Warum diskrete Berechnung wichtig ist
Traditionelle neuronale Netze berechnen alles in 16-Bit- oder 32-Bit-Gleitkommazahlen und treffen am Ende diskrete Entscheidungen. Wir arbeiten direkt im diskreten Raum von binär bis 8-Bit und eliminieren die zwischengeschaltete kontinuierliche Berechnung.
Das ist keine einfache Quantisierung bestehender Modelle. Das Framework ist von Grundprinzipien her um diskrete Operationen architektonisch aufgebaut:
Hardware-Realität: Moderne Prozessoren bestehen aus Milliarden von Transistoren in zwei Zuständen. Ein XNOR-Gatter benötigt 6 Transistoren. Ein 32-Bit-Gleitkommamultiplizierer benötigt Tausende und verbraucht um Größenordnungen mehr Energie. Diskrete Operationen entsprechen den Hardware-Grundlagen.
Speichereffizienz: Binäre Gewichte packen 64 Werte in ein 64-Bit-Wort. Ein ResNet-50 mit 25,6 Millionen Parametern belegt 3,1 MB in binärer Form gegenüber 50 MB in FP16. Das gesamte Modell passt in den CPU-L3-Cache (typisch: 36-64 MB). Sie werden rechengebunden statt speichergebunden.
Bereitstellungsflexibilität: Kleine Modelle ermöglichen Inferenz auf dem Gerät. Keine Cloud-Abhängigkeit. Keine Netzwerklatenz. Keine Bedenken hinsichtlich des Datenschutzes. Verarbeiten Sie sensible Informationen vollständig auf den Geräten der Benutzer, ohne sie jemals an Server zu übertragen.
Die vollständige Algorithmenmatrix
Die Plattform bietet eine umfassende Abdeckung in drei Dimensionen: Algorithmen, Backends und Bitbreiten.
Grundlegende Operationen (415 Primitive):
- 46 Bit-Operationen: Logikgatter, Manipulation, Verschiebungen, Zählen, Suchen
- 16 Feldoperationen: Extrahieren, Ablegen, Packen, Streuen, Sammeln, Maskenerstellung
- 25 Reduktionen: logisches UND/ODER/XOR, arithmetische Summe/Produkt, Abstimmung und Konsens
- 17 Distanzmetriken: Hamming, Jaccard, Dice, Tanimoto, Kosinus, Manhattan, Euklidisch
- 12 Interleaving-Operationen: 2-fach bis 4-fach Interleaving, Morton- und Hilbert-Raumfüllkurven
- 44 Arithmetik: Addition, Subtraktion, Multiplikation, Division, Festkommaoperationen
- 39 Transformationen: Walsh-Hadamard, FFT, DCT, NTT, Wavelets (Haar, Daubechies, CDF97)
- 11 Hashing: SHA-256, Blake3, xxHash, MinHash, SimHash, lokalitätsempfindliches Hashing
- 22 Zufallszahlengenerierung: LFSR, Mersenne-Twister, ChaCha20, Sobol-Folgen
- 15 Quantisierung: symmetrisch, asymmetrisch, pro Tensor, pro Kanal, Skalenberechnung
- 30 Binärmathematik: XNOR-Popcount, Ternärcodierung, Gewichtsaktualisierungen, Gradientenoperationen
- 48 Formatkonvertierungen: FP32/FP16/FP8/INT8/INT4/INT2-Konvertierungen in alle Richtungen
- 42 Festkommaoperationen: Arithmetik, transzendente Funktionen, Sättigung über alle Bitbreiten
Verbundoperationen (500 Kernel):
Optimierte Kernel, die Primitive für gängige Muster kombinieren. Matrixmultiplikationsvarianten (Standard, transponiert, blockiert). Faltungstypen (2D, 3D, Tiefenweise, gruppiert, dilatiert). Normalisierung (Batch, Schicht, Gruppe, Instanz). Aktivierungsfunktionen (Vorzeichen, hartes Tanh, stückweise linear). Aufmerksamkeitsmechanismen (Selbstaufmerksamkeit, Kreuzaufmerksamkeit, Multi-Head). Pooling (Max, Durchschnitt, stochastisch).
Netzwerkschichten (191 Schichten):
Vollständige Bausteine zum Aufbau von Netzwerken. Dichte Schichten mit binären, ternären und mehrbitigen Gewichten. Faltungsschichten mit allen gängigen Varianten. Rekurrente Schichten (LSTM, GRU mit binären Gates). Aufmerksamkeitsschichten (skaliertes Skalarprodukt, Multi-Head, relative Position). Normalisierungsschichten mit Batch-Statistiken und gelernten Parametern. Restverbindungen mit Dimensionsabgleich.
Hochrangige Algorithmen (674 Algorithmen):
Vollständige Methoden für Training, Inferenz und Optimierung. Wissensdestillation mit progressiver mehrstufiger Verfeinerung. Evolutionäre Randbedingungsentdeckung mit genetischer Programmierung. Architektursuche für diskrete Netzwerke. Gradientenschätzer (straight-through, beschnitten, adaptiv, Momentum, Hypernetzwerk). Optimierer (BinaryAdam, TernaryAdam, adaptive Quantisierung). Verteiltes Training mit byzantinisch robuster Aggregation.
Tiefe der Backend-Implementierung
Jeder Algorithmus existiert in mehreren optimierten Varianten pro Backend. Keine generischen Implementierungen. Hardwarespezifischer Code, der jede Architektureigenschaft ausnutzt.
CPU-SIMD: SSE2 bietet universelle x86-64-Kompatibilität (jeder Prozessor seit 2001). AVX2 liefert 4-8× Beschleunigung auf Haswell und neueren Prozessoren (2013+). AVX-512 erreicht 10-16× mit Maskenregistern für Prädikation und VPTERNLOG für jede 3-Eingangs-Boolesche Funktion. NEON bringt 3-4× Beschleunigung auf alle ARMv8-Prozessoren, einschließlich Mobilgeräten und Apple Silicon. SVE/SVE2 bietet vektorlängenagnostischen Code, der auf neuerer Hardware automatisch breitere Vektoren nutzt.
CUDA: Warp-Primitive organisieren 32 Threads, die im Gleichschritt arbeiten. Jeder Thread verarbeitet 32 Binärwerte, die in uint32 gepackt sind. Ein voller Warp verarbeitet 1.024 Binärwerte parallel. Zu den Hardware-Intrinsics gehören __popc für die Populationszählung, __ballot_sync für die Warp-Abstimmung und __shfl_sync für schnelle Kommunikation ohne gemeinsamen Speicher. Koaleszierter Speicherzugriff gewährleistet eine hohe Bandbreitenauslastung. Tensor-Core-Nutzung für Matrixoperationen selbst bei Binärdaten.
Rust-HDL: Direkte Hardwaresynthese aus annotiertem Rust-Code. Das Framework generiert automatisch Verilog/VHDL. Binäre XNOR-Popcount-Operationen werden auf XNOR-Gatter (kombinatorische Logik, null Ausbreitungsverzögerung) plus Addiererbäume abgebildet. Pipeline-Register werden basierend auf Timing-Constraints automatisch eingefügt. Synthetisiert sowohl für FPGAs (Xilinx, Intel) als auch für ASICs.
WebAssembly: SIMD128 bietet 128-Bit-Vektoroperationen in allen modernen Browsern (Chrome 91+, Firefox 89+, Safari 16.4+). Zu den Operationen gehören v128.and/or/xor für bitweise Logik und i8x16.popcnt für die Populationszählung. In Kombination mit Web Workers für Multithreading und SharedArrayBuffer für gemeinsamen Speicher werden 60-80 % der nativen CPU-Leistung erreicht. Die Inferenz im Browser auf dem Gerät ermöglicht eine DSGVO-konforme Verarbeitung ohne Server-Uploads.
ROCm: Wavefront-Optimierung für AMD-Architekturen mit 64 Threads pro Wavefront (doppelt so viele wie die 32 von NVIDIA). Jeder Thread verarbeitet 32 Binärwerte, also 2.048 Werte pro Wavefront. Ähnliche Intrinsics wie bei CUDA mit __builtin_popcount, __ballot und ds_swizzle. Das Programmiermodell ist so ähnlich, dass CUDA-Entwickler sofort ROCm-Code schreiben können.
Metal: Optimierung für Apple Silicon unter Verwendung einer Unified-Memory-Architektur, bei der CPU und GPU physischen RAM mit Cache-Kohärenz teilen. Eliminiert den Overhead des Datenkopierens. Binäre Operationen nutzen die benutzerdefinierten Matrix-Engines von Apple. Die M3 Max Neural Engine liefert 50-80 TOPS bei binärer Inferenz unter Verwendung dedizierter Beschleuniger, die in den SoC integriert sind.
Was wir nicht tun (und warum Fokus wichtig ist)
Wichtig zu klären: Wir tun nicht alles. Fokus ermöglicht Exzellenz.
Keine Gleitkomma-Inferenz: Nur diskrete Berechnung von binär bis 8-Bit. Wenn Sie FP32/FP16/BFloat16 für die Bereitstellung benötigen, verwenden Sie stattdessen PyTorch oder JAX. Wir optimieren ausschließlich für diskrete Operationen, was Spezialisierungen ermöglicht, die mit Gleitkomma mit gemischter Präzision unmöglich sind. Man kann nicht in allem exzellent sein. Wir haben uns für diskrete KI entschieden und rücksichtslos optimiert.
Keine dynamischen Inferenzgraphen: Modelle werden für die Bereitstellung zu statischen Graphen kompiliert. Das Training unterstützt dynamische Berechnung (notwendig für Forschungsflexibilität), aber die Produktionsinferenz ist statisch. Dies ermöglicht eine Vorab-Optimierung: Kernel-Fusion über das gesamte Netzwerk, Speicherlayout-Optimierung mit bekannten Tensorformen, Einfügung von Prefetch-Anweisungen mit vorhersehbaren Zugriffsmustern.
Fokussierte Datenvorverarbeitung: Wir bieten 8 spezialisierte Algorithmen für die Eingabevorbereitung neuronaler Netze (Normalisierung, adaptive Skalierung, erlernte Quantisierung, binäre Augmentierung), kein allgemeines ETL. Für Feature-Engineering-Pipelines und Datenladung verwenden Sie vorhandene Tools (Pandas, Polars, DuckDB). Wir sind exzellent bei diskreter Inferenz neuronaler Netze von binär bis 8-Bit. Wir ersetzen nicht Ihren gesamten Daten-Stack.
Das sind keine Einschränkungen. Das ist Fokus. Durch die Begrenzung des Umfangs auf diskrete neuronale Netze mit statischen Inferenzgraphen erreichen wir eine Optimierungstiefe, die umfassende Frameworks nicht erreichen können.
Aufbau auf Dweve Core
Die Plattform ist einsatzbereit. Sie können noch heute mit dem Aufbau diskreter neuronaler Netze beginnen.
Vollständige Toolchain:
- Deklarative API: Rust-DSL mit NetworkBuilder zur Modelldefinition
- Compiler-Infrastruktur: MLIR-basierte Optimierungspipeline mit vier IR-Ebenen
- Trainingsframework: Sechs STE-Varianten, binärbewusste Optimierer, automatische Bitbreitenauswahl
- Backend-Codegeneratoren: C mit Intrinsics für CPU, CUDA/HIP-Kernel für GPU, Verilog für FPGA
- Bereitstellungstools: Export nach ONNX, Core ML, TensorFlow Lite oder als eigenständige Binärdateien
Beispielworkflow:
1. Definieren Sie Ihr Netzwerk mit NetworkBuilder
2. Trainieren Sie mit binärbewussten Optimierern und adaptiver Bitbreitenauswahl
3. Kompilieren Sie für die Zielhardware mit automatischer Backendauswahl
4. Stellen Sie als optimierte Binärdatei bereit oder exportieren Sie in ein Standardformat
5. Überall ausführen: Cloud-Server, Edge-Geräte, Browser, FPGAs
Eine Plattform. Eine Codebasis. Jedes Backend. Vollständige diskrete KI.
Schluss mit dem Jonglieren zwischen zehn Frameworks. Schluss mit dem Umschreiben von Code für jedes Bereitstellungsziel. Schluss mit dem Kampf gegen Versionskompatibilität. Einmal auf Dweve Core bauen und überall bereitstellen.
Dweve Core unterstützt Dweve Loom, unser constraintbasiertes Reasoning-System, das 2026 erscheint. Das Framework implementiert den vollständigen Stack aus 1.930 Algorithmen über 6 Backends mit adaptiver Multi-Bit-Quantisierung von binär bis 8 Bit. Entwickelt von einem niederländischen Ingenieurteam über drei Jahre Entwicklungszeit.