Pila de cómputo de IA para entrenamiento e inferencia | Dweve Core

Choose the audience that matches your question

The page contains three selectable readings of the same subject.

Asistencia para agentes de codificación y operadores. Las métricas de demostración son ilustrativas.

Terminal, búsqueda, lint, pruebas, git y más.

Recuerda tu código base y el contexto del equipo.

Agentes especializados colaboran en distintos ámbitos.

Cada paso se registra con marcas de tiempo.

Las políticas, comprobaciones y pruebas siempre se ejecutan.

Revisa los diffs, solicita cambios, aprobación final.

Reproduce cualquier sesión bit a bit cuando algo necesita revisión.

Leer retry.ts, rastrear el error de tiempo de espera

Agentes autónomos que escriben código y dejan constancia

para manejar tiempos de espera de red, respuestas 5xx y condiciones seguras para operaciones idempotentes. Helper puro, completamente probado.

Capacidad y determinismo indicados por celda

Operación directa sobre infraestructura controlada por el cliente

Un modelo, varias rutas controladas por el proveedor

la definición y la ejecución discrepan lentamente

Funciona en ordenadores normales, donde sea compatible

Puede mostrar cómo llegó a esa conclusión.

Puede funcionar sin conexión, donde sea compatible.

Tus cosas pueden quedarse en casa, en Europa.

No necesitas comprar un ordenador especial.

model.dsl, autoría con seguridad de tipos

celda de ejecución y contrato de reproducción registrados

12 familias objetivo, referencia escalar

El formato de almacenamiento no es del tipo acumulador

Dweve Core es una pila informática de IA completa para entrenamiento e inferencia. La mayoría de las plataformas de IA cubren una parte y dejan el resto en manos de otros proveedores. Core mantiene la creación de modelos, el entrenamiento, la inferencia, los kernels, el despacho y el despliegue en un sistema coherente. En cargas de trabajo binarias compatibles, Core usa un 96% menos de energía que una pila de GPU.

25 familias de formatos numéricos registradas

En cargas de trabajo binarias compatibles.

Los sistemas parciales crean dependencia permanente

La definición y la ejecución discrepan lentamente.

La compresión vive en la herramienta de otro.

Nuevo hardware, nuevo sistema de servicio, nuevo comportamiento.

La hoja de ruta del proveedor se convierte en la tuya.

Ningún sistema por sí solo puede explicar el resultado.

La dependencia persiste porque el espacio computacional subyacente solo está cubierto parcialmente.

La implementación es el activo estratégico

Core mantiene los cambios en anchura numérica, empaquetado, hardware y despliegue dentro de un único sistema de implementación. Un algoritmo no se convierte en un producto distinto porque pase de un servidor x86 a ARM, una GPU, un navegador o un destino especializado. La operación permanece nombrada, inspeccionable y en propiedad durante todo el traslado, y cada ruta queda registrada en lugar de inferirse de una etiqueta de formato.

El registro de implementaciones abarca más de 2.900 operaciones, 76 categorías de operaciones y 25 familias de formatos numéricos registrados. Cada ruta se determina a lo largo de nueve dimensiones: algoritmo, tipo de dato, anchura, empaquetado, acumulador, backend, conjunto de instrucciones, política de despacho y modo de determinismo. El contrato de representación mantiene esas elecciones numéricas y físicas asociadas a la operación. El gráfico siguiente fija la mayoría de esas dimensiones para que un pequeño fragmento representativo siga siendo legible. El recuento describe un registro de celdas y contratos concretos, no una afirmación de que una etiqueta de formato o una insignia amplia de capacidad explique por sí sola una ruta de ejecución.

lo que realmente determina una ejecución

La muestra es pequeña porque el registro de implementaciones no lo es.

Un algoritmo sobrevive a cualquier restricción

Llega una nueva anchura, empaquetado, host o contrato.

La máquina elige la ruta para la nueva celda.

Qué código se ejecutó, en qué máquina, queda declarado.

Mismo activo, mismo propietario, nueva condición.

La primera suposición heredada que Core elimina es que un único tipo de dato debería dominarlo todo.

ningún peldaño es una función de investigación

El procesador debería ser tan reemplazable como el tipo de datos.

Core no trata un ecosistema de aceleradores como la definición de IA y todo lo demás como un puerto inferior. Sus operaciones tienen implementaciones de referencia escalares y rutas específicas para cada objetivo en los backends compatibles de CPU, GPU, FPGA, navegador y despliegue. El runtime selecciona una implementación según la máquina disponible y la política asociada al trabajo.

Un procesador x86 moderno puede usar sus instrucciones vectoriales. ARM y Apple silicon pueden usar sus rutas nativas. Las GPU de NVIDIA, AMD y Apple pueden usar sus respectivos backends. La ejecución en navegador puede usar WebAssembly o WebGPU cuando corresponda. Los programas de despliegue pueden apuntar a hardware especializado. El procesador es un destino para la operación. No es el dueño del modelo.

Vectores x86, rutas nativas de ARM y Apple silicon.

GPU de NVIDIA, AMD y Apple en sus propios backends.

WebAssembly o WebGPU cuando corresponda.

Hardware especializado para programas de despliegue.

Las etiquetas de objetivo amplias son baratas. Poseer la ruta real es más difícil.

El tipo de datos no era compatible, el hardware objetivo cambió y el cuantizador necesitaba otro runtime.

La pila de servicio no podía reproducir el resultado. Compras abrió otra revisión de proveedor.

No añadiste una función. Expusiste otro agujero en la máquina.

Ajustado a mano significa que alguien es dueño del resultado

Una API amplia es fácil de anunciar. La propiedad amplia a nivel de máquina es mucho más difícil. Core no cuenta una operación como cubierta solo porque una implementación genérica compile en otro objetivo. Las rutas compatibles están implementadas y ajustadas para su combinación real de operación, representación, empaquetado, backend y conjunto de instrucciones.

La multiplicación de matrices binaria en AVX-512 no se trata como multiplicación de matrices de coma flotante con valores más pequeños. Las operaciones de bits empaquetados usan las instrucciones de bits disponibles en la máquina. Las operaciones de enteros y punto fijo usan el acumulador y el comportamiento de desbordamiento correctos. Las rutas de GPU usan la estructura de ejecución del objetivo. Las implementaciones escalares siguen presentes como referencia y suelo universal. Eso crea una respuesta responsable a una pregunta simple: ¿qué código realizó realmente esta operación en esta máquina? Core puede nombrar la ruta.

Escrita para lo que realmente se calcula.

Instrucciones de bits para bits, no flotantes escalados.

Comportamiento de desbordamiento correcto, por diseño.

Kernels NEON escritos para la propia arquitectura vectorial de ARM.

Esa propiedad debe continuar más allá del kernel y a lo largo de todo el ciclo de vida del modelo.

Una máquina desde la definición hasta la inferencia

las estaciones que el modelo nunca abandona

Entrenado para la representación que utilizará.

Ejecutado por el sistema que lo entrenó.

Enrutado a la ruta ajustada para el host.

Evaluado y reproducido en la misma máquina.

las importaciones y exportaciones existen

Una vez que el ciclo de vida es coherente, la variación puede convertirse en un contrato en lugar de un accidente.

Core declara el contrato de la ruta que realmente se ejecutó. Las rutas binarias, ternarias, de enteros con y sin signo, de punto fijo, adaptativas y exactas de Core Native son puramente deterministas donde están cubiertas, sin semilla. Las rutas de coma flotante, bfloat, de escala por bloques y de microescala de Core Native utilizan reproducción con semilla. Core opcional en Kera hace que las rutas compatibles de esas familias de coma flotante sean también puramente deterministas.

Un flujo de trabajo regulado de baja precisión, formato Q o adaptativo puede exigir una reproducción bit a bit de Core Native. Un flujo de trabajo de coma flotante puede usar una semilla fija y un registro completo bajo Core Native. El muestreo creativo sigue siendo una elección de generación separada. Una implementación que requiera ejecución de coma flotante puramente determinista en bfloat, escala por bloques, microescala o convencional puede usar Core en Kera y eliminar la semilla. Estos son contratos declarados diferentes para la celda seleccionada, no nombres de marketing intercambiables para cada respuesta repetida.

Rutas binarias, de enteros, Q, adaptativas y exactas. Sin semilla.

Reproducción de coma flotante, bfloat, escala por bloques y microescala.

Rutas compatibles de familia de coma flotante, sin necesidad de semilla.

Cuando el comportamiento cambia, un solo sistema debería seguir siendo el dueño de la explicación.

Cuando un resultado de producción cambia en una pila fragmentada, la responsabilidad se distribuye. El marco culpa al exportador. El exportador culpa al tiempo de ejecución. El tiempo de ejecución culpa al núcleo. El núcleo culpa al controlador. El controlador culpa al hardware. Core reúne esas responsabilidades dentro de un solo sistema.